<tt id="msv0e"></tt>
<sub id="msv0e"><pre id="msv0e"><samp id="msv0e"></samp></pre></sub>
<track id="msv0e"></track>
<input id="msv0e"></input>

<menu id="msv0e"></menu>
<u id="msv0e"><bdo id="msv0e"></bdo></u>

    新闻中心

    EEPW首页 > EDA/PCB > 设计应用 > 可配置且简单易用的组合式可靠性检查

    可配置且简单易用的组合式可靠性检查

    作者:时间:2021-04-02来源:收藏

    简介

    本文引用地址:http://www.0546ztq.com/article/202104/424172.htm

    虽然产品可靠性一直以来都是半导体行业的一个重要因素,但随着交通运输、医疗设备和 通信等领域越来越多地使用电子设备,对于能够在设计的产品寿命期内按预期工作的集成 电路 (IC) 的需求已呈现出指数级增长趋势。然而,尽管对于精准的可靠性验证的需求已显 著增长,但使用现有的验证技术确保 IC 可靠性一直是 IC 设计公司面临的重大挑战之一。技 术节点尺寸的缩减加上不同类型的设计应用的快速增长,让该问题变得更加复杂,增加了 需要的可靠性检查数量及其复杂性。所有这些因素都在有力地推动对于准确的自动化芯片 可靠性验证方法的需求。如今,? PERC? 可靠性平台 [1] 等全新的电子设计自动化 () 工具应运而生,为设计人员提供了强大的功能来实施可靠性检查,让他们能够利用 拓扑、电压传播 [2] 和逻辑驱动的版图 (LDL) 功能快速、准确地验证各种可靠性问题。

    许多晶圆代工厂现在提供可靠性规则集来验证 IC 设计选定的可靠性,其中最常见的是评估静 电放电 (ESD) 保护和闩锁效应 (LUP) 事件 [3]。台积电 (TSMC) 是全球最大的晶圆代工厂之一, 该公司基于 PERC 可靠性平台提供完整的 ESD/LUP 规则检查覆盖 [4]。TSMC ESD/LUP 套件通过使用拓扑、点对点 (P2P) 电阻、电流密度 (CD) 和基于版图的 LUP 检查提供可靠性验 证 [5,6]。也可以从其他晶圆代工厂获取可靠性规则集,例如 GLOBALFOUNDRIES [7]、 Samsung [8]、UMC [9] 和 TowerJazz [10]。

    晶圆代工厂规则集提供了可靠的可靠性基准,在评估总体可靠性时应始终用作一线参考。 设计人员可利用这些规则集深入了解晶圆代工厂所重视的 Sign-off 标准。但每家设计公司 通常也会根据其产品的独特需求和用途提出额外的可靠性要求。当今的产品设计周期很 短,这也鼓励设计公司根据自身产品的应用开发自定义的检查作为晶圆代工厂可靠性验证 流程的补充,以确保彻底验证可靠性要求。这些自定义的预编码检查可提供额外的有针对 性的可靠性覆盖,以支持取得市场成功。

    不止于晶圆代工厂规则集:自定义可靠性检查

    为确保满足公司的所有可靠性验证需求,创建自定义检查是一种有用而且往往很有必要的 手段。但随着不同应用的可靠性检查数量以及这些检查的复杂性日益增加,设计人员需要 一种验证流程,方便其快速、轻松地选择和配置这类预编码检查,而无需在运行期间管理 检查的复杂性问题。

    通过在简单易用的流程中包含精心编写的预编码检查,设计人员可以运行这些检查,而无 需在运行时进行自定义检查编码。为确保设计人员能够根据需要覆盖不同的可靠性方面, 该流程必须允许他们组合多项检查,对目标设计、知识产权 (IP) 模块或全芯片运行验证, 这一点也很重要。提供允许设计人员轻松配置和运行自定义检查及检查组合的流程,有助 于设计公司在进行芯片设计和验证时,满足当今日益苛刻的产品上市时间表。

    组合多项检查

    不同的 IC 设计具有不同的可靠性要求和关注点,在验证期间必须使用各种可靠性检查对其 进行评估。通常可通过选择和利用规则检查的组合来满足多种验证需求,其中每项检查集 中处理一个特定的方面,从而实现完整的可靠性验证覆盖。

    作为说明,我们来看两项设计应用,一项为多电源域设计,另一项为模拟设计。这些应用 描述了应如何运用不同的可靠性检查,针对不同的设计提供全面的可靠性验证覆盖。在实 际设计流程中,可能还需要额外的检查才能实现所需的全面、严格的可靠性验证。

    多电源域应用

    具有多个电源域的设计存在电气过应力 (EOS) 的风险。当电参数超过设计参数时便会发生 EOS。EOS 事件可能造成广泛的后果,导致不同程度的性能下降,甚至是 IC 永久失效的灾 难性损坏 [2]。图 1 显示了一种器件级 EOS

    条件,其中的一个 PMOS 晶体管的管脚被 连接到不同的电源域。在此示例中,如果 vcc2 被连接到 3.3v,并且栅极切换电压为 1.8v (vcc1 = 1.8v),则此组合将会在 m2 栅极 产生氧化应力。这种特殊版图构成一种微 妙的设计错误,会随着时间的推移导致失效,而不会导致立即失效。

    mentorpaper_105236_1.jpg

    图 1:器件级 EOS 风险。

    复杂的片上系统 (SoC) 设计具有更多的模拟和数字电路,需要不同的电压来支持芯片上的 各个电源域。具有多个电源域的设计包含须从一个电源域跨越到另一个电源域的信号网 络,而这些跨越点经常成为故障点或损伤点。因此需要采用保护方案来控制这些跨域接口处的电压。设计人员必须插入一个电平转换器模 块,完成从一个电源/电压域到另一个电源/电 压域的转换(图 2)。如果某个信号网络从低压域 转移到高压域而未使用低电平到高电平转换器, 则该信号网络将无法驱动高压域电路工作。如果 某个信号网络从高压域转移到低压域而未使用高

    mentorpaper_105236_2.jpg

    图 2:在两个不同电源域的信号网络之间连接的电平转 换器电路。

    电平到低电平转换器,则该信号将会过驱低压域 电路,长期下去器件将会受损。因此,缺失电平转换器会带来可靠性风险。设计人员不仅必须验证各个域接口部署了适当的电平转换器, 还要确认连接正确。

    验证这些类型的设计需要运行 EOS 检查来检测连接到不同电压的器件,还需要运行电平转 换器检查来检测电平转换器是否存在并且已正确安装。没有这两项检查,可靠性验证便不 完整。

    模拟设计性能和老化

    模拟电路通常对版图设计技术、工作条件和工艺变化的改变非常敏感。在常见的电流镜等 模拟电路中,器件之间的比率对于实现正确的设计性能至关重要。模拟设计的挑战之一是 实现并保持准确的比率。此外,模拟设计也很容易受制造工艺中的变化的影响,这可能表 现为制造电路中的意外后果。所有这些版图挑战往往会对电路的可靠性和稳健性产生负面 影响,导致难以设计出在预期的产品寿命期内可靠工作的电路。

    需要使用版图约束,最大限度减小应具备相似行为的器件组(例如差分 对或电流镜)中存在的这类变化 [11]。例如,器件之间的对称检查可确 保器件全部具有相对水平/垂直轴或中心的对称形状。对于一系列器 件,检查器件形状之间的匹配以及所有器件之间是否具有相同的间距, 可以确保阵列的均匀性。图 3 显示了一幅对称不匹配的快照。

    mentorpaper_105236_3.jpg

    图 3:相对垂直轴的对称 不匹配。

    模拟设计的另一个重要版图方面是阱区邻近效应 (WPE)。阱区邻近是指 器件与其所在阱区的边缘之间的距离。为使器件对称地老化,阱区中的 所有器件都必须与阱区边缘具有相同的间距。器件与阱区边缘之间的距 离即使存在细小的差异,也会导致器件出现老化差异,从而导致性能下 降,最终缩短产品寿命 [12]。图 4 显示了一种 WPE 情形,其中的器件 A、B 和 C 与阱区边缘具有不同的间隔距离。

    为了充分验证模拟版图的可靠性,设计人 员通常必须进行多项检查,包括版图对称 性、器件匹配、WPE、器件之间的间距一 致性,等等。

    CALIBRE PERC 组合式检查流程

    通过使用 PERC 组合式检查框 架,设计人员可以快速、轻松地将多 项可靠性检查组合到一次运行中,进 行设计的可靠性验证(图 5)。利用 该框架可以轻松地选择和配置预编码 检查,最大限度地提高易用性和减少 运行时设置。

    mentorpaper_105236_4.jpg

    图 4:WPE 导致器件老化差异,从而造成长期的性 能下降。

    mentorpaper_105236_5.jpg

    图 5:Calibre PERC 组合式检查流程。

    组合式检查流程的输入是一个用户配置文件,设计人员可根据设计需要在其中选择检查项 并配置每项检查的参数。此输入约束文件由封装管理器处理,它会访问检查数据库并创建 一个规则文件,其中包含了所有选定的检查以及将在指定的设计上运行的正确配置参数。

    可靠性覆盖和可供设计使用的特定检查的性质,取决于所参考的特定检查数据库中包含的 检查。参考的库可能包含全套可用的可靠性检查,也可能仅包含专门针对特定设计要求的 子集。特定检查库中可能包含的检查示例包括:

    ■ 器件计数(所有类型和特定类型)

    ■ 电气过应力

    ■ 电平转换器检测

    ■ 查找设计中的图形

    ■ 串扰易感性

    ■ 热载流子注入效应 (HCI)

    ■ 拓扑感知的闩锁

    ■ 电压感知的闩锁

    ■ 电压感知的设计规则检查 (DRC)

    ■ IO 环检查

    ■ 静态供电分析和识别

    ■ 热结点识别

    ■ 阱区邻近效应易感性(器件老化)

    ■ 差分对对称

    ■ 模拟约束检查

    – 对称性、器件匹配、器件的公共质心、间 距检查、参数匹配、集群、器件对齐、虚 拟器件存在

    与 Calibre PERC 可靠性平台中运行的其他规则集一样,每次检查都会生成并报告结果。虽然 组合式检查可以更轻松地选择和组合检查,但在组合中运行多项检查也会改变结果的显示 方式。图 6 显示了使用 Calibre PERC 组合式检查流程的 EOS、电平转换器和器件计数检查结 果,其中 EOS 和电平转换器检查报告了错误结果,器件计数检查则报告了信息性结果。设 计人员可以使用 Calibre RVE 结果查看器来对这些结果(包括错误和信息性结果)进行调试。

    mentorpaper_105236_6.jpg

    图 6:Calibre RVE 快照 显示了使用 C alibr e PERC 组合式检查流程 时的 EOS、电平转换器 和器件计数检查结果。

    总结

    随着设计复杂性的增加以及对 IP 到全芯片的各级芯片设计可靠性的高度关注,针对 IC 设计 中的不同可靠性问题提供准确且完整的验证覆盖至关重要。要确保设计在产品的使用寿命 内按预期工作,可能需要进行晶圆代工厂和自定义的可靠性检查。利用 Calibre PERC 组合 式检查流程,设计人员可以自行或在 CAD 或可靠性团队的指导下,快速、轻松地选择、配 置和组合多种预编码检查。随后,组合式检查管理器只需要极少的设置,便可根据所选检 查自动生成一个规则文件,并启动 Calibre PERC 运行,将选定的检查应用于版图。然后生 成任何错误结果,以便在版图查看器中查看并进行调试和更正。由于设计人员可以使用 Calibre PERC 组合式检查流程来选择和组合检查,而不必担心需要针对任何复杂的设置或 运行时间进行编码,因此能够更加轻松、快速和一致地运行可靠性验证,这有助于缩短设 计周期时间,同时保障产品可靠性。

    参考文献

    [1]    , a Siemens Business. “Calibre PERC reliability verification solution.” http://mentor.com/perc

    [2] Dina Medhat, “Protecting Against IC Reliability Failure with Automated Voltage Propagation.” , a Siemens Business. July, 2017. http://go.mentor.com/4TTwl

    [3] Matthew Hogan, “Jumpstart your reliability verification with foundry-supported rule decks”, , a Siemens Business. August, 2018. http://go.mentor.com/521It

    [4] Mentor Graphics Corporation. “Mentor Graphics Calibre PERC Reliability Checking Solution Used for IP Quality Program by TSMC.” Mentor press release, Oct. 29, 2013.

    https://www.mentor.com/company/news/mentor-tsmc-calibre-perc

    [5] Mentor, a Siemens Business. “Mentor extends solutions to support TSMC 7nm FinFET Plus and 12nm FinFET process technologies.” Mentor press release, Sept. 13, 2017. https://www.mentor.com/company/news/siemens-mentor-tsmc-oip-7nm-12nm

    [6] Mentor Graphics Corporation. “Mentor Graphics Design and Verification Tools Certified for TSMC 16nm FinFET Production.” Mentor press release, April 15, 2014.

    https://www.mentor.com/company/news/mentor-tsmc-16nm-finfet-production

    [7] Mentor Graphics Corporation. “Mentor Graphics Announces Collaboration with GLOBALFOUNDRIES on Reference Flow and Process Design Kit for 22FDX Platform.” Mentor press release, Nov. 9, 2015. https://www.mentor.com/company/news/mentor-collaboration-globalfoundries-22fdx-platform

    [8] Mentor, a Siemens Business. “Mentor Announces Availability of Tools and Flows for Samsung 8LPP and 7LPP Process Technologies.” Mentor press release, May 24, 2017.

    https://www.mentor.com/company/news/mentor-availability-of-tools-flows-samsung-8lpp-7lpp-process-tech

    [9] Mentor Graphics Corporation. “Mentor Graphics Announces Availability of Qualified Calibre PERC Rule Decks for UMC 28nm Technology.” Mentor press release, Oct. 19, 2016. https://www.mentor.com/company/news/mentor-availability-qualified-calibre-perc-rule-decks-umc-28nm-tech

    [10] Mentor, a Siemens Business. “Mentor and TowerJazz provide first commercial comprehensive suite of analog constraint checks for enhanced automotive reliability offering.” Mentor press release, Nov. 2, 2017. https://www.mentor.com/company/news/

    siemens-mentor-towerjazz-first-commercial-comprehensive-suite-analog-constraint-checks-enhanced-auto- reliability-offering

    [11]   Hossam Sarhan and Alexandre Arriordaz, “Automated  Constraint Checks Enhance Analog Designs    Reliability”,

    Mentor, a Siemens Business. Oct. 2018. http://go.mentor.com/53asS

    [12] P. G. Drennan, M. L. Kniffin and D. R. Locascio, “Implications of Proximity Effects for Analog Design,” IEEE Custom Integrated Circuits Conference 2006, San Jose, CA, 2006, pp. 169-176. DOI: 10.1109/CICC.2006.320869 URL:  http://ieeexplore.ieee.org/stamp/stamp.jsp?tp=&arnumber=4114933&isnumber=4114894


    更多相关信息,请点击>> http://share.eepw.com.cn/share/download/id/388592



    关键词: EDA Mentor Calibre

    评论


    相关推荐

    技术专区

    关闭
    欧美zooz人禽交,天天看特色大片视频,亚洲色图欧美色图,日批电影 网站地图